2017 |
| Aula inaugural do Mestrado em Engenharia Eletrônica e Computação Prof. Dr. Sergio Bampi, Universidade Federal do Rio Grande do Sul (UFRGS) 27 de Abril de 2017 – 19:30 – sala B 402 Título: Técnicas de Ultra-Low Power para Sistemas Digitais CMOS : Lógica em Near-Threshold e Computação Aproximada Resumo: Circuitos CMOS – “Complementary Metal-Oxide-Semiconductor” são universalmente aplicados na eletrônica atual, seja digital ou analógica. Neste seminário abordaremos duas estratégias de projeto de sistemas-em-chip (SoC) digitais, que são utilizadas para redução enorme da energia dispendida por “unidade” de computação. Uma técnica de projeto elétrico de circuitos digitais – computação Near-threshold (NVT) – e outra de estratégia de projeto lógico/arquitetural. Inicialmente os aspectos físicos da implementação de sistemas digitais em CMOS de alta densidade são apresentados, bem como as tendências da chamada “Lei” de Moore. Nestes sistemas é cada vez mais relevante empregar técnicas inovadoras de projeto que incrementem radicalmente a eficiência energética do processamento da informação. Operação de lógica CMOS em Near-threshold (NVT) é uma alternativa importante para atingir esta alta eficiência, em domínios de aplicação específicos (como IoT) que exijam sub-micro-watts de potência média durante a computação – com a penalidade de baixíssimo desempenho computacional. Esta técnica pode ser relevante em SoCs que são integrados para “sensoriar-converter-processar-transmitir-receber” informação (no mesmo chip), conforme demandam os objetos baratos da Internet-das-coisas (ou IoT) conectados por RF. Nestes SoCs para IoT os processadores operam em regimes muito diferentes no espaço de potência-desempenho, de sub-MHz a centenas de MHz, com “duty-cycles” específicos. A técnica “DVFS” de ajuste dinâmico de alimentação (Vdd) e de frequência é essencial nestes circuitos para IoT. Lógica CMOS NVT requer técnicas de “design” e de gerência de potência específicos, alguns dos quais serão revisados nesta palestra. Além disto, os problemas de aumento da variação e de redução do desempenho em CMOS, derivados do uso de DVFS em alto intervalo dinâmico de frequências, também serão revisados. Nesta palestra ilustraremos outra técnica de projeto lógico dos sistemas digitais encontrados em caminhos de dados para processamento digital de sinais (DSP), amplamente usada no PPGEEC da UCPEL. Os exemplos utilizados de projetos CMOS serão no domínio do DSP de sinais de mídia (voz, imagem e vídeo), nos quais as aproximações nos dados/valores computados são estimadas e utilizadas já em tempo de “design” do chip, visando obter significativa economia de potência. Mostraremos como exemplo o uso de somadores e multiplicadores digitais aproximados em filtros paralelos, e em algoritmos de estimativa de movimento em vídeo. Matéria no site da UCPel: http://www.ucpel.edu.br/portal/?secao=noticias&id=8436 |
| Título da palestra: Early Non-Functional Requirement Estimation for Embedded Software” Palestrante: Prof.ª Dr.ª Erika Cota, Universidade Federal do Rio Grande do Sul (UFRGS) 06 de Julho de 2017 – 18:00 – sala D210 Resumo: In this talk I´ll present two approaches to assist the developer in The first approach uses software metrics and regression analysis to The second approach targets mobile applications and consists in the Matéria no site da UCPel: http://www.ucpel.edu.br/portal/?secao=noticias&id=8652 |
| Lista adicional de palestras que aconteceram em 2017 no escopo da Semana Tecnológica das Engenharias e da Matemática 23 de Outubro de 2017 – 19:30 – Pelotas Parque Tecnológico Título: A Matemática e a Tecnologia a partir do Século XVII 23 de Outubro de 2017 – 20:50 – Pelotas Parque Tecnológico Título: Uso de Técnicas de Modulação e de Estimadores de Estados no Controle da Velocidade de Motores Elétricos 24 de Outubro de 2017 – 19:15 – Pelotas Parque Tecnológico Título: Mulheres na Ciência 24 de Outubro de 2017 – 20:50 – Pelotas Parque Tecnológico Título: Processamento de Sinais – A Ciência por Trás de Nossas Vidas Digitais 26 de Outubro de 2017 – 19:30 – Pelotas Parque Tecnológico Título: A Matemática do Ensino Fundamental à Engenharia 27 de Outubro de 2017 – 19:30 – Pelotas Parque Tecnológico Título: Mamografia: tecnologias, processamento de imagens e auxílio na detecção precoce de lesões 27 de Outubro de 2017 – 20:50 – Pelotas Parque Tecnológico Título: Criando Software para Seres Humanos |
2015 |
| Título da palestra: Satellite image compression and imaging Palestrante: Prof. Enrico Magli (Instituto Politécnico de Turim, Itália) Local e data: 25/11/2015 às 19 h, Sala 309 G, Campus II da UCPel. Notícia do site da UCPel: http://www.ucpel.edu.br/portal/?secao=noticias&id=7385 Resumo da palestra: This talk is about onboard acquisition and compression of satellite images, which is a very active research topic as witnessed by the large number of Earth observation and astronomy missions. The first part of the talk will address onboard compression of satellite images. In this scenario, low-complexity but efficient compression algorithms are needed. I will describe recent activities and standards developed by the main space agencies, and some recent research results that point to new directions in satellite image compression based on predictive coding with rate and quality control policies. I will also introduce an application of these techniques to solar corona images, which is a new and challenging problem. In the second part, I will present a new satellite imaging paradigm for low cost missions based on compressive sensing, reporting research results about image reconstruction, and I will describe a prototype compressive hyperspectral imaging instrument that has recently been developed. |
| Palestra: Do Frontend ao Backend: conceitos e ferramentas práticas. Palestrante: Prof. MSc. Mateus Beck Fonseca (professor do curso de Engenharia Eletrônica da UFPel) Local e Data: Quarta-feira dia 13/05 às 18:20h na sala D210 da UCPel. Apresentação de alguns conceitos básicos e ferramentas de microeletrônica da Cadence. Resumo: Na palestra serão apresentados alguns conceitos básicos e ferramentas de microeletrônica da Cadence. Desta forma, os principais tópicos abordados serão os seguintes: Ambiente de frontend: Ambiente de backend: |
| CONVITE Palestrante: Prof. Dr. Ricardo Augusto da Luz Reis – UFRGS Data: 09/04/2015 Aula inaugural – 18h – Sala G 309 – Campus II Título: Tendências em Micro e Nanoeletrônica Resumo: Será apresentado uma série de tendências em micro e nanoeletrônica, incluindo tendências em processos de fabricação de sistemas integrados, assim como projeto de sistemas integrados e ferramentas de EDA. Também são apresentadas tendências quanto à arquitetura de processadores, sistema em chip e redes de comunicação intrachip. Outros tópicos tratam do projeto lógico de circuitos integrados e também da implementação física de circuitos integrados. Também são efetuadas algumas considerações quanto às ferramentas de CAD (Computer Aided Design) ou EDA (Electronic Design Automation), imprescindíveis para o projeto dos circuitos integrados atuais. Seminário da disciplina “Introdução ao Projeto de Circuitos VLSI”] Título: Síntese Automática do Leiaiute] Sala D210 – Campus I – 19h30 |
| Palestra dia 26 de março (quinta-feira) às 18h, na Sala 426C Palestrante: Guilherme Corrêa Pesquisador em pós-doutorado Título: Redução, Escalonamento e Controle de Complexidade Computacional para Codificadores de Vídeo de Alta Eficiência Nas últimas décadas, diversos padrões de compressão de vídeo foram desenvolvidos com o objetivo de reduzir as taxas de bits sem afetar a qualidade do vídeo codificado. O padrão High Efficiency Video Coding (HEVC) tornou-se recentemente o estado-da-arte em compressão de vídeo e provê ganhos importantes em comparação com outros padrões anteriores. Contudo, tais ganhos são associados a grandes aumentos na complexidade computacional e, consequentemente, no tempo da codificação, prejudicando ou até mesmo impedindo a operação do codificador em dispositivos portáteis e em sistemas de tempo real, especialmente para vídeos de alta resolução. Esta palestra apresenta uma discussão sobre as operações realizadas pelos codificadores HEVC e propõe uma série de métodos para redução, escalonamento e controle da sua complexidade computacional. Os métodos propostos são baseados em técnicas como mineração de dados, análise estatística de correlação espacial e temporal, gestão de qualidade e controle proporcional. |
| Título: Processamento de Sinais para Aparelhos Auditivos Prof. Dr. Márcio Holsbach Costa Horário: 9h Dia: 07/03/2015 (sábado) | 2014 |
| Palestra: Prof. Msc. Cláudio Machado Diniz (doutorando, UFRGS) Data: 11/09/2014 Local: sala D-210 Horário: 18:00H< Título: Codificação de Vídeo e os Desafios do Novo Padrão HEVC Resumo: A demanda por vídeos de resolução ultra alta (além de HD 1920x1080 pixels) levou a necessidade de desenvolvimento de padrões de codificação de vídeo mais eficientes para prover alta eficiência de compressão. O padrão High Efficiency Video Coding (HEVC), publicado em 2013, atinge o dobro da eficiência de codificação do vídeo do padrão mais eficiente até então, e mais utilizado no mercado, o H.264/AVC (Advanced Video Coding). Esta apresentação fornece uma visão geral do novo padrão HEVC, mostrando seus novos desafios e algumas soluções. |
| Título: A Importância da Álgebra Linear na Pós-Graduação Palestre: Prof. Dr. Odair Antonio Noskoski (IFSul, Pelotas) Data: 04/09/2014 Horário: 18:00H Local: sala D210 Resumo: A palestra irá abordar a importância da disciplina de Álgebra |
